[040] Glosario del Setup del PC: A a la Z

Por: Carlos Crismatt Mouthon

A

Para complementar lo referente a la configuración del Setup en el computador, se presentarán en orden alfabético las definiciones de los términos más comunes que encontramos en los manuales de las tarjetas madres, los cuales se han recogido de sitios especializados en Internet.

ACPI I/O Device Node: Se marca ENABLED para que un dispositivo compatible con la configuración avanzada de ahorro de energía se comunique con el sistema operativo a través de la BIOS.

AGP Aperture Size (MB): Selecciona el tamaño de apertura del Puerto de Gráficos Acelerados (AGP). La apertura es una parte del rango de la dirección de memoria PCI dedicada para el espacio de dirección de la memoria gráfica. El valor recomendado es de 64MB, pero se puede probar con cantidades entre el 50% y el 100% de la memoria RAM.

ALE During Bus Conversion: Dependiendo de la velocidad del equipo, se puede seleccionar una señal SINGLE (una sola) o MULTIPLE (varias) en cada ciclo del bus.

Alt Bit in Tag RAM: Los Tag Bits se usan para determinar el estado de los datos en la memoria caché externa de segundo nivel (L2). Si se usa el método de caché WRITE-BACK, se debe seleccionar 7+1, en caso contrario 8+0.

APM BIOS: Se selecciona ENABLED para habilitar el ahorro de energía de la BIOS.

Assign IRQ for VGA: Si está ENABLED, la BIOS asigna una interrupción (IRQ) a la tarjeta gráfica, acelerando así la transferencia de datos entre el procesador y la tarjeta gráfica. Algunas tarjetas gráficas que necesitan busmastering lo necesitan para las características 3D. Si se marca DISABLED, se ahorra una IRQ.

Asysc. SRAM Read WS: Selecciona la combinación correcta de ciclos de refresco de lectura de la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché.

Asysc. SRAM Write WS: Selecciona la combinación correcta de ciclos de refresco de escritura en la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché.

AT Clock Option: El diseñador de la placa base decide si el reloj del bus AT está sincronizado con el reloj del procesador o si funciona en modo asíncrono.

AT-BUS Clock: Se puede escoger la velocidad del bus AT en fracciones de la velocidad de reloj del procesador, o a la velocidad fija de 7.16 Mhz.

Audio DMA Select: Selecciona un canal de acceso directo a memoria (DMA) para el puerto de audio, cuando el sonido está integrado a la tarjeta madre.

Audio I/O Base Address: Selecciona la dirección de entrada/salida de datos para el puerto de audio, cuando el sonido está integrado a la tarjeta madre.

Audio IRQ Select: Selecciona una IRQ para el puerto de audio, cuando el sonido está integrado a la tarjeta madre.

Auto Clock Control: Si no se habilita el sistema avanzado de ahorro de energía (APM), se puede marcar ENABLED para que la BIOS maneje el reloj del procesador de igual modo a como lo haría el APM.

Auto Configuration: Si está ENABLED selecciona los valores óptimos predeterminados de velocidad de memoria RAM para los parámetros del chipset (FX, HX, VX, TX) de la placa base, los cuales no pueden modificarse a menos que se coloque en DISABLED.

Auto Detect DIMM/PCI Clock: La BIOS detecta el tipo de módulos DIMM y el tipo de dispositivos PCI y ajusta el bus a la frecuencia máxima permitida por estos.

Auto Suspend Timeout: Después del periodo de tiempo seleccionado sin actividad, el equipo entra automáticamente en modo SUSPEND.

B

 

Back to Back I/O Delay: Marcar ENABLED para insertar tres señales de reloj del bus AT en los ciclos de entrada/salida del bus AT en modo Back-To-Back.

Bank 0/1 DRAM Type: El valor de este campo viene determinado por el fabricante de la placa base, dependiendo de si la placa tiene memoria RAM del tipo Fast-Page o del tipo EDO.

BIOS PM on AC: Colocar en ON si se desea que las características de ahorro de energía de la BIOS permanezcan activas cuando el sistema se conecta a una fuente de alimentación externa.

BIOS PM Timers: Después del período de inactividad seleccionado para cada subsistema (video, disco duro, periféricos), el susbsistema entra en modo Standby.

Boot Sequence: Los computadores originales de IBM cargaban el sistema operativo D.O.S. (Disk Operating System) desde la unidad de disquete A, por eso los sistemas compatibles están diseñados para buscar el sistema operativo primero en la unidad A, y luego en el disco duro C. Sin embargo, los ordenadores modernos cargan el sistema operativo desde el disco duro, e incluso de un disco SCSI o de unidades CD-ROM, ZIP, o LS-120.

Boot Up Floppy Seek: Si se marca ENABLED, la BIOS busca o testea la unidad de disquete para determinar si tiene 40 u 80 pistas. Sólo los obsoletos disquetes de 360Kb tienen 40 pistas. Se recomienda establecer este campo en Disabled.

Boot Up NumLock Status: Se utiliza para cambiar entre On y Off para controlar el estado de la tecla Numlock (Bloq Num)cuando arranca el computador. Cuando está Off, el teclado numérico controla el movimiento del cursor.

Boot Up System Speed: Se selecciona High para arrancar el sistema a la velocidad por defecto del procesador y se utiliza Low para arrancar a la velocidad del bus AT. Algunos periféricos o juegos antiguos pueden requerir una velocidad baja del procesador. Por defecto debe ser High.

Burst Copy-Back Option: Cuando está ENABLED, si una lectura de memoria por parte del procesador da un error de caché, el chipset intentará una segunda lectura.

Burst Write Combining: Cuando está ENABLED, el chipset manda largas ráfagas de datos desde los buffers.

Byte Merge: Este apartado controla la característica de fusión de datos para los ciclos del buffer. Cuando está ENABLED, la controladora comprueba las ocho señales de habilitación del procesador para determinar si los datos leídos por el procesador del bus PCI pueden ser fusionados.

Byte Merge Support: Se utiliza el Byte Merging para retener los datos de 8 y 16 bits enviados por el procesador al bus PCI en un buffer donde se acumula en datos de 32 bits, para una transferencia más rápida. Luego, el chipset escribe los datos del buffer al bus PCI cuando lo considera apropiado. PCI Pipeline y Pipelining combinan el Pipelining del procesador -o del bus PCI-, con Byte Merge. El Byte Merging se usa para acelerar los procesos de video.

C

Cache Burst Read: Establece el tiempo necesario (1T, 2T) para que el procesador realice una lectura de la caché en modo ráfaga.

Cache Burst Read Cycle: Establece el tiempo necesario (1CCLK, 2CCLK) para que el procesador realice una lectura de la caché en modo ráfaga.

Cache Early Rising: Enabled aumenta las prestaciones de lectura de la caché.

Cache Read Burst: Estos números son los ciclos que usa el procesador para leer datos de la caché. El fabricante de la placa suele establecer los valores dependiendo del tamaño, el tipo y la velocidad de acceso de la caché. Escoger el valor menor y cambiarlo si se producen problemas.

Cache Read Wait States: Selecciona el numero de estados de espera para las señales de salida de datos de la caché.Cuando el valor es 0, WS, CROEA# y CROEB# están activos durante dos ciclos de reloj del procesador. Cuando es 1, están activos durante tres ciclos de reloj.

Cache Tag Hit Wait States: Establece el tiempo en estados de espera (0WS, 1WS), para comprobar un acierto de Cache Tag.

Cache Timing: Si la caché de nivel 2 es de un solo banco se recomienda Faster, y si es de dos bancos Fastest. Si no se sabe, probar primero con Fastest y verificar si da errores.

Cache Timing Control: Establece la velocidad para la lectura y la escritura en la caché, de menos a más velocidad (Normal, Medium, Fast y Turbo).

Cache Update Policy y L1 Cache Policy: Establece el modo de operación de la caché externa o de segundo nivel (Write-Back, Write-Through). Write-Through quiere decir que la memoria se actualiza con datos de la caché cada vez que el procesador envía un ciclo de escritura. Write-Back hace que la memoria se actualice sólo en ciertos casos -como pedidos de lectura a la memoria cuyos contenidos están en la caché- y permite al procesador operar con menos interrupciones, aumentando su eficacia.

Cache Write Burst: Establece los ciclos de reloj exactos utilizados durante la escritura en bloques a la cache. Escoger el menor valor y cambiarlo si se producen problemas.

Cache Write Cycle: Establece el tiempo en ciclos de reloj del procesador (2T, 3T) para la escritura a la caché externa.

Cache Write Policy: Establece el modo de operación de la caché externa o de segundo nivel (Write-Back, Write-Through).

Cache Write Timing: Establece el tiempo en estados de espera (0WS, 1WS) para la escritura a la caché externa.

Cache Write Wait States: El fabricante de la tarjeta madre puede decidir insertar o no un ciclo de espera entre los ciclos de escritura de la caché si lo cree necesario.

Cacheable Range: Especifica el área de memoria caché usada para copiar la BIOS del sistema o la BIOS de un adaptador (ej: SCSI BIOS), variando de 0-8M a 0-128M.

CPU Burst Write Assembly: El chipset mantiene cuatro buffers de escritura. Cuando esta opción está Enabled, el chipset puede mandar largas series de datos desde estos buffers.

CPU Core Voltaje: El voltaje debe coincidir con las especificaciones del procesador, o poner el valor en Auto para que la placa base lo detecte automáticamente. Quienes hacen overclocking cambian este valor para conseguir un funcionamiento estable cuando el procesador está funcionando por encima de la velocidad de reloj o de bus recomendada. Es peligroso.

CPU Internal Cache /External Cache: La memoria caché es un tipo de memoria adicional mucho más rápida que la memoria RAM. Los procesadores 486 y superiores contienen memoria caché interna, y los ordenadores modernos poseen memoria caché externa. Los datos almacenados en la memoria caché se transfieren mucho más rápido y por ello ambas opciones deben estar Enabled.

CPU Line Read Multiple: Line Read quiere decir que el procesador lee una línea completa de la caché. Cuando una línea de la cache esta llena contiene 32 bits de datos. Si la línea está llena, el sistema sabe cuántos datos leerá y no necesita esperar a la señal de fin de datos, y por ello está libre para hacer otras cosas. Cuando este apartado está Enabled el sistema puede leer más de una línea completa de caché de cada vez.

CPU Line Read Prefetch: Ver el campo siguiente. Cuando este apartado está Enabled, el sistema puede adelantar la lectura de la siguiente instrucción e iniciar el siguiente proceso. Enabled mejora las prestaciones del equipo.

CPU Read Multiple Prefetch: El Prefetch ocurre cuando durante un proceso -leyendo del bus PCI o de la memoria- el chipset empieza a leer la siguiente instrucción. El chipset tiene cuatro líneas de lectura. Un Prefetch múltiple quiere decir que el chipset puede iniciar la lectura de más de una instrucción durante un proceso. Enabled mejora las prestaciones del equipo.

CPU-to-PCI IDE Posting: Seleccionando Enabled se optimizan las transferencias del procesador al bus PCI.

CPU to PCI POST/BURST: Los datos del procesador al bus PCI pueden pasar por el buffer o pueden ser enviados a ráfagas. Ambos rasgos -Posting y Bursting- mejoran las prestaciones del equipo.

CPU-to-PCI Write Buffer: Cuando está Enabled el procesador puede escribir cuatro bloques de datos en el bus PCI sin esperar a que concluya el ciclo PCI. Si está Disabled, el procesador debe esperar después de cada bloque de datos enviado a que el bus PCI le indique que está listo para recibir más datos. Enabled acelera los procesos.

CPU-to-PCI Write Post: Cuando está Enabled las escrituras del procesador al bus PCI pasan por el buffer para compensar la menor velocidad del bus PCI frente al procesador. Si está Disabled, el procesador debe esperar hasta que la escritura de datos se ha completado antes de enviar más datos. Enabled acelera los procesos.

CPU-To-PCI IDE Posting: Seleccionar Enabled para enviar ciclos de escritura del procesador al bus PCI. Los accesos a los dispositivos IDE son enviados por el procesador a los buffers del bus PCI y así se optimizan los ciclos. Enabled mejora las prestaciones del equipo.

D

Date: La BIOS determina el día de la semana a partir de la información de la fecha (sólo para información). Mover el cursor hacia la izquierda o la derecha hasta el campo deseado (date, month, year). Pulsar PgUp –RePag- ó PgDn –AvPag- para aumentar o disminuir el valor; ó insertar el valor deseado.

Day of Month Alarm: Con el chipset SIS-5597 se escoge una fecha del mes. Si se pone 0, se puede seleccionar una alarma semanal.

Daylight Saving: Cuando está ENABLED, este parámetro añade una hora cuando comienza el tiempo de ahorro, y resta una hora cuando vuelve el tiempo estándar.

Delay for HDD: Algunos discos duros requieren algún tiempo funcionando para ser identificados correctamente. Este apartado especifica el tiempo que debe esperar la BIOS para identificarlo. Cuanto menor es el tiempo, más rápido arranca el sistema.

Delayed Transaction: El chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de transacciones. Se selecciona ENABLED para que esté de acuerdo con la versión 2.1 del bus PCI y mejore las prestaciones del equipo.

Dirty pin selection: Cuando se selecciona COMBINE en el campo Tag/Dirty Implement, se puede escoger si el pin DIRTY de datos es: para entrada y salida, bidireccional, ó solo para entrada de datos.

DMA Clock: Este apartado permite establecer la velocidad del DMA (Direct Access Memory - Acceso Directo a Memoria) a una velocidad igual o mitad de la velocidad de la señal del reloj de sistema (SysClk). Establecer una velocidad muy alta puede ser demasiado rápido para algunos componentes.

DMA n Assigned to: Cuando los recursos se controlan manualmente, se asigna a cada uno de los canales DMA del sistema ó el tipo Legacy ISA - dispositivos que cumplen la especificación original de bus AT y que requieren un canal DMA específico-, ó el PCI/ISA PnP -dispositivos que cumplen el estándar Plug And Play tanto en la arquitectura de bus ISA como PCI-.

Doze Mode: Después del tiempo de inactividad seleccionado, el reloj del procesador funciona más lento, aunque el resto de los componentes todavía opera a toda velocidad.

Doze Speed (div by): Escoger un divisor para reducir la velocidad del procesador a una fracción de su velocidad normal durante el modo DOZE.

Doze Timer: Selecciona el período de tiempo para que el reloj del procesador funcione más lento, aunque el resto de los componentes todavía opere a toda velocidad.

Doze Timer Select: Selecciona el período de inactividad del sistema, tras el cual el sistema entra en modo DOZE.

DRAM Auto Configuration: Cuando está ENABLED, los valores de velocidad (timings) de memoria se escogen de acuerdo con los valores preestablecidos por el fabricante, según el tipo de memoria. Cuando está DISABLED, podemos establecer los valores manualmente en los campos que aparecen debajo.

DRAM Data Integrity Mode: Selecciona el modo de correción (PARITY - Paridad ó ECC - Error Correcting Code, Código de Corrección de Errores) de acuerdo con el tipo de memoria RAM instalada.

DRAM ECC/PARITY Select y Memory Parity/ECC Check: Escoger una opción de acuerdo con el tipo de memoria RAM instalada en el equipo: PARIDAD o ECC. En modo AUTO la BIOS habilita el chequeo automático.

DRAM Enhanced Paging: Cuando está ENABLED, una página de memoria RAM permanece abierta hasta que se produce un fallo de página o de fila. Cuando está DISABLED, el chipset usa información adicional para mantener la página abierta.

DRAM Fast Leadoff: Seleccionar ENABLED para acortar los ciclos de salida de datos y optimizar las prestaciones.

DRAM Last Write to CAS#: Permite seleccionar el número de ciclos transcurridos entre la última señal de datos y la asignación de CAS#. Este período es el tiempo establecido para la señal CAS.

DRAM Leadoff Timing: Permite seleccionar la combinación de ciclos del procesador que requiere el tipo de memoria instalada en el ordenador antes de cada lectura o escritura en memoria. A menor número mayor velocidad. Pero si se producen frecuentes errores de memoria, hay que aumentar el valor.

DRAM Page Idle Timer: Selecciona la cantidad de tiempo en ciclos de reloj que la controladora de memoria espera para cerrar una página de memoria, después que el procesador está inactivo.

DRAM Page Open Policy: Cuando está DISABLED, el registro de página abierta se limpia y se cierra la página correspondiente de memoria. Cuando está ENABLED, la página permanece abierta, incluso cuando no hay peticiones.

DRAM Posted Write y DRAM Posted Write Buffer: El chipset mantiene su propio buffer interno para las escrituras de memoria. Cuando el buffer está ENABLED, los ciclos de escritura del procesador a memoria RAM se envían al buffer, de modo que el procesador puede empezar un nuevo ciclo antes de que la memoria finalice el ciclo anterior.

DRAM R/W Leadoff Timing: Selecciona la combinación de ciclos de reloj que requiere la memoria RAM instalada en el sistema, antes de cada lectura o escritura en memoria. Cambiar el valor para la memoria RAM instalada -determinado por el fabricante- puede causar errores de memoria.

DRAM RAS Only Refresh: Debe estar DISABLED, a menos que la memoria RAM del sistema requiera de este método más antiguo de refresco de memoria.

DRAM RAS# Precharge Time: Selecciona el número de ciclos de reloj asignados a la señal RAS# (Row Address Strobe) para acumular su carga antes de que se refresque la memoria. Si se establece poco tiempo, el refresco puede ser incompleto y se pueden perder datos.

DRAM RAS# Pulse Width: De acuerdo con el fabricante del equipo, se debe seleccionar el número de ciclos de reloj permitido para el refresco de RAS, de acuerdo con las especificaciones de la memoria RAM.

DRAM Read Burst (B/E/F): Selecciona los tiempos para las lecturas a ráfagas de la memoria RAM. Entre más bajo es el número, más rápido se comunica el sistema con la memoria.

DRAM Read Burst (EDO/FPM): Establece los tiempos para lecturas desde memoria EDO (Extended Data Output) o FPM (Fast Page Mode). Cuando son más bajos los números, más rápido se comunica el sistema con la memoria. Si se seleccionan unos números menores de los que soporta la memoria RAM instalada, pueden producirse errores de memoria. Cuando se presentan valores dobles -ejemplo: x222/x333- el primer valor corresponde a la memoria de tipo EDO y el segundo a la memoria de tipo FPM.

DRAM Read Prefetch Buffer: Cada vez que se hace una petición de acceso a memoria, se realiza la cuenta atrás de un número de ciclos de reloj preprogramados. Cuando la cuenta llega a cero, si el número de buffers llenados es igual o superior que un valor de umbral determinado, la petición de acceso a memoria se convierte en prioritaria. Este mecanismo se usa para controlar la latencia del acceso a memoria. Si marcamos ENABLED mejora las prestaciones del equipo.

DRAM Read Wait State: Estos números son el esquema de ciclos de reloj que usa el procesador para leer datos de la memoria principal. El fabricante de la placa base debe escoger la combinación adecuada, dependiendo del tamaño y la velocidad de la memoria RAM. Se recomienda escoger el valor más bajo posible, pero si se producen errores frecuentes se debe ir aumentando el valor poco a poco.

DRAM Read/Write Timing: El diseñador del sistema debe seleccionar los tiempos que usa el sistema al leer o escribir en la memoria RAM. Escoger el valor más bajo posible, pero si se producen errores frecuentes, ir aumentando el valor poco a poco.

DRAM Read-Around-Write: Es un valor de optimización de la memoria RAM. Si una lectura de memoria es dirigida a una posición cuya ultima escritura está en un buffer antes de ser escrita a memoria, la lectura se hace con el contenido del buffer, y la lectura no es enviada a memoria.

DRAM Refresh Period: Seleccionar el periodo mecesario para refrescar la RAM, de acuerdo con las especificaciones del tipo, marca y modelo de memoria. En general, a mayor tiempo mejores prestaciones.

DRAM Refresh Queue: ENABLED permite situar -uno tras otro- hasta cuatro peticiones de refresco de memoria, de modo que la RAM se refresque a intervalos óptimos. DISABLED hace todas las peticiones de refresco prioritarias. De todos modos, esto depende de si la RAM instalada soporta esta característica. La mayoría lo hace.

DRAM Refresh Rate: Selecciona el periodo mecesario para refrescar la RAM, de acuerdo con las especificaciones del tipo, marca y modelo de memoria. En general, a mayor tiempo mejores prestaciones.

DRAM Refresh Stagger By: Permite seleccionar el número de ciclos de reloj (0-7) entre los refrescos de filas de memoria, según la distribución de memoria. Escogiendo 0, se refrescan todas las filas a la vez.

DRAM Slow Refresh: El refresco de memoria RAM por defecto ocurre cada 15 µs. Una tarjeta de 16 bits con capacidad bus master puede activar el refresco. Seleccionando un período lento de refresco en este apartado, especifica la frecuencia de la petición de refresco de una tarjeta ISA.

DRAM Speculative Leadoff: Una petición de lectura del procesador a la controladora de memoria RAM incluye la dirección de memoria de los datos deseados. Cuando está ENABLED, este parámetro permite a la controladora de memoria pasar a memoria el comando de lectura antes de haber descodificado totalmente la dirección de memoria, acelerando así el proceso de lectura.

DRAM Speculative Leadoff: Una petición de lectura del procesador a la controladora de memoria RAM incluye la dirección de memoria de los datos deseados. Cuando está ENABLED, este parámetro permite a la controladora de memoria pasar a la memoria el comando de lectura antes de haber descodificado totalmente la dirección de memoria, acelerando así el proceso de lectura.

DRAM Speed Selection: El valor de este campo debe corresponder a la velocidad de la memoria RAM instalada en el equipo. NO cambiar los valores por defecto de este campo que han sido determinados por el fabricante de la placa para la RAM instalada. Este valor es la velocidad de acceso, por tanto un valor menor implica un equipo más rápido.

DRAM Timing: El valor de este parámetro depende de la velocidad de los chips de memoria RAM instalada. Para aumentar las prestaciones del sistema, se puede escoger 60ns (nanosegundos) en caso de tener instalada en el sistema memoria RAM de tipo EDO o memoria de tipo FPM (Fast Page Mode) de 60ns. Si se producen errores de memoria o el sistema se cuelga con cierta frecuencia, se debe escoger 70ns.

DRAM Timing Control: Esto permite al usuario establecer los ciclos de reloj del sistema al leer o escribir a memoria.

DRAM to PCI RSLP: Cuando está ENABLED, el chipset permite el adelanto de dos líneas de datos de la memoria del sistema al bus PCI.

DRAM Write Burst(B/E/F)y DRAM Write Burst Timing: Establece los ciclos de reloj para las escrituras a memoria RAM en modo ráfaga. A menor número, más rápido se comunica el sistema con la memoria. Los ciclos de reloj menores que los que soporta la memoria RAM instalada da lugar a errores de memoria.

DRAM Write Wait State: El diseñador de la placa base puede decidir insertar un estado de espera en el ciclo de escritura de memoria, si es necesario.

DREQ6 PIN as: Este apartado permite al fabricante de la placa base invocar una rutina de ahorro de energía por software usando la señal DREQ6. Seleccionar SUSPEND SW sólo si la placa base soporta esta característica.

Drive A y Drive B: Selecciona las especificaciones correctas para la unidad de disquete instalada en el equipo. None: sin disquetera; 360K - 5.25: disquetera de 51/4 de baja densidad y 360 Kb –kilobytes- de capacidad; 1.2M - 5.25: disquetera de 51/4 de alta densidad y 1.2 Mb –megabytes- de capacidad; 720K - 3.5: disquetera de 31/2 de doble cara y 720k de capacidad; 1.44 Mb - 3.5: disquetera de 31/2 de doble cara y 1.44 Mb; 2.88 Mb - 3.5: disquetera de 31/2 de doble cara y 2.88 Mb de capacidad.

Drive NA before BRDY: Cuando está ENABLED, la señal NA tiene lugar un ciclo de reloj antes de la última BRDY# de cada ciclo para los ciclos de lectura/escritura, y se genera una ADS# en el ciclo siguiente después de la BRDY#, eliminando un ciclo muerto.

DRQ Detection: Cuando está ENABLED, cualquier actividad en una línea de señal DRQ despierta el sistema o pone a cero el temporizador de inactividad.

Duplex Select: Este parámetro aparece en un modo de puerto de infrarrojos. El modo FULL DUPLEX permite la transmisión simultánea en ambas direcciones. El modo HALF DUPLEX permite la transmisión en una dirección cada vez. Hay que seleccionar el valor requerido por el dispositivo de infrarrojos conectado a ese puerto.

E

ECP Mode Use DMA: Selecciona un canal DMA -acceso directo a memoria- para el puerto de impresora.

NOTA: EDO es la abreviatura de Extended Data Output. La memoria RAM de tipo EDO es más rápida que la memoria convencional, y a diferencia de ésta -que sólo permite que se lea un byte cada vez- la memoria EDO permite copiar un bloque entero de memoria a su caché interna. Mientras el procesador está accediendo a esta caché, la memoria puede recibir un nuevo bloque para enviar.

EDO CASx# MA Wait State: Permite al fabricante insertar un estado de espera adicional para el refresco de las columnas de memoria. Este valor debe dejarse como está. Si se cambia, observar si se producen errores de memoria para regresar al valor original.

EDO DRAM Read Burst: Establece los ciclos de reloj para las lecturas de la memoria RAM tipo EDO en modo ráfaga. Cuanto menor es el número, más rápidamente el sistema se comunica con la memoria.

EDO DRAM Speed Selection: El valor de este campo debe corresponder a la velocidad de la memoria RAM tipo EDO instalada en el equipo.

EDO DRAM Write Burst: Establece los ciclos de reloj para las escrituras en la memoria RAM tipo EDO en modo ráfaga. Cuanto menor es el número, más rápidamente el sistema se comunica con la memoria.

EDO RAS# Precharge Time: El tiempo de precarga es el número de ciclos que se necesitan para que la RAS acumule su carga antes de que se produzca un refresco de memoria. Si el tiempo asignado es insuficiente, el refresco puede ser incompleto y la memoria RAM puede fallar al retener los datos.

EDO RAS# to CAS# Delay: Permite insertar un retraso en los ciclos entre las señales CAS y RAS, usado cuando se lee, se escribe o se refresca la memoria. DISABLED aumenta las prestaciones. ENABLED da mayor estabilidad al sistema.

EDO Read WS: Selecciona la combinación correcta de ciclos de reloj de acuerdo con el diseño de la placa base y las especificaciones de la memoria EDO.

Enhanced Memory Write: Mejora la escritura en memoria. Debe estar DISABLED si la caché es de 512 Kb y ENABLED si es mayor.

Enhanced Page Mode: Seleccionar ENABLED o DISABLED de acuerdo con las especificaciones de la memoria RAM instalada. ENABLED acelera el equipo.

EPP Version: Selecciona el puerto EPP para impresoras de tipo 1.7 o 1.9.

Extended CPU-PIIX4 PHLDA#: Cuando está ENABLED, el sistema añade una señal de reloj a la longitud de tiempo en que la señal PHLDA# está activa, bajo dos condiciones: a) durante la fase de direccionamiento al comienzo de la transacción de lectura/escritura del bus PCI, b) después de la fase de direccionamiento de un ciclo de bloqueo del procesador. Cuando está ENABLED, los parámetros Passive Release y Delayed Transaction deben estar también ENABLED.

Extended Read-Around-Write: Cuando está ENABLED, las lecturas pueden ignorar las escrituras en los componentes de la interfaz de memoria 82450GX, si las direcciones no coinciden.

External Cache: La caché es un bloque de memoria de alta velocidad en la que –mediante el almacenamiento de instrucciones claves- se copian los datos cuando se recuperan de la memoria RAM, mejorando el rendimiento del procesador.

Extra AT Cycle WS: Seleccionar ENABLED para insertar un estado de espera en el ciclo estándar del bus AT.

F

Fast AT Cycle: Seleccionar ENABLED para acortar los ciclos del bus AT en una señal del reloj AT.

Fast Back-to-Back: Cuando está ENABLED, los ciclos de escritura consecutivos dirigidos al mismo esclavo se convierten en back-to-back rápidos en el bus PCI.

Fast DRAM Refresh: En el modo Normal la controladora de memoria caché requiere un ciclo del procesador para cada uno. Con Hidden se elimina un ciclo para el refresco CAS, y no sólo es más rápido y eficiente, sino que también permite al procesador mantener el status de la caché, incluso si el sistema entra en el modo Suspend de ahorro de energía. En ambos modos, CAS se produce antes que RAS.

Fast EDO Leadoff: Seleccionar ENABLED solamente para memoria RAM de tipo EDO, con caché de tipo síncrono o en un sistema sin memoria caché. Seleccionar DISABLED si cualquiera de los bancos de memoria contiene memoria RAM de tipo FPM -Fast Page Mode-. ENABLED aumenta las prestaciones.

Fast EDO Path Select: Cuando está ENABLED, se selecciona un camino rápido para los ciclos de lectura de procesador a memoria RAM, siempre que el sistema tenga instalada memoria EDO. Si la velocidad seleccionada en el valor EDO DRAM READ BURST es x333 ó x444, debe estar DISABLED.

Fast MA to RAS# Delay [CLK]: Los valores de este parámetro vienen dados por el fabricante de la placa base, dependiendo del tipo de memoria RAM instalada. No modificar, a menos que se cambie la memoria o el procesador.

Fast RAS to CAS Delay: Cuando se refresca la memoria RAM, las filas y columnas lo hacen independientemente. Este apartado permite determinar los ciclos de reloj de la transición de RAS a CAS. Escoger el valor más bajo, pero observar si se producen errores, pues no todas las memorias soportan un valor bajo.

FDD Detection: Cuando está ENABLED, cualquier actividad de la disquetera anula el modo de ahorro de energía y pone a cero el temporizador de inactividad.

Floppy 3 Mode Support: Cuando está ENABLED, la BIOS soporta un tipo de disquetera que lee disketes de 720Kb, 1.2 Kb y 1.44 Kb.

G

Gate A20 Option: La puerta A20 se refiere a cómo el sistema se comunica con la memoria por encima de 1MB -memoria extendida-. Cuando se selecciona Fast, el chipset del sistema controla la puerta A20, y la velocidad del sistema mejora, especialmente en OS/2 y Windows. Cuando se selecciona Normal, la controladora de teclado controla la puerta A20.

Global Standby/Suspend Timer: Después del período de tiempo seleccionado para todo el equipo, éste entra en modo de ahorro de energía Stand-By ó Suspend.

Graphic Posted Write Buff: El chipset mantiene su propio buffer interno para las escrituras a la memoria de la tarjeta gráfica. Cuando el buffer está ENABLED, las escrituras del procesador van a buffer, de modo que el procesador puede comenzar otro ciclo de escritura antes de que la memoria gráfica finalice su ciclo.

Guaranteed Access Time: Cuando está ENABLED, los dispositivos ISA tienen reservado un tiempo de acceso antes de dar el control al bus PCI. Si está DISABLED el bus PCI recupera el control inmediatamente.

H

Halt On: Durante el auto chequeo al iniciar el ordenador –POST / Power On Selt Test-, la BIOS se detiene si detecta algún error de hardware. Se puede indicar a la BIOS que ignore ciertos errores y que continue el proceso de encendido. Estas son las posibilidades: a) No errors: No para en ningún error; b) All errors: Si se detecta algún error, se detiene el arranque y se pide que se corrija el error; c) All, But Keyboard: Se detiene en todos los errores excepto el del teclado; d) All, But disquete: Se detiene en todos los errores excepto el de la disquetera; y e) All, But Disk/Key: Se detiene en todos los errores excepto los de disco y teclado.

Hard Disks: La BIOS soporta hasta 4 dispositivos IDE, no teniendo en cuenta los SCSI. En las BIOS antiguas es necesario escoger uno de los discos predeterminados en la lista –Type- del 1 al 45, o seleccionar USER e ingresar los valores de cilindros –Cyls-, cabezas –Head- y sectores- Sector- para que pueda ser reconocido; así mismo, en discos mayores de 524 MB -de más de 1024 cilindros- se debe seleccionar la opción de LBA -Logical Block Addressing-. Las opciones Precomp -Cilindro de precompensación de escritura-y Landz -Zona de parada- ya son francamente obsoletos. En las BIOS modernas en la opción Mode, se puede escoger: a) AUTO: se puede detectar las especificaciones y el modo óptimo de operación de casi todos los dispositivos IDE –discos duros y CD-ROM- cada vez que se inicia el equipo; b) NORMAL: el número máximo de cilindros, cabezas y sectores soportado es 1024, 16, y 63; c) LBA: en donde la controladora IDE transforma la dirección de datos marcada por el número de sector, cabeza y cilindro en una dirección de bloque física, mejorando sensiblemente la tasa de transferencia de datos -utilizado solamente en discos de más de 1024 cilindros-; y d) LARGE: para discos que no soportan modo LBA y tienen más de 1024 cilindros.

HDD Detection: Cuando está ENABLED, cualquier actividad del disco duro anula el modo de ahorro de energía o pone a cero el temporizador de inactividad.

HDD Off After: Después del tiempo seleccionado de inactividad, el disco duro se apaga pero los otros dispositivos no. Si se selecciona SUSPEND el disco duro se apaga inmediatamente.

HDD Power Down: Después del tiempo seleccionado de inactividad, el disco duro se apaga pero los otros dispositivos no.

HDD Standby Timer: Después del tiempo seleccionado de inactividad, el disco duro se apaga. El tiempo es independiente de los otros seleccionados para otros dispositivos.

Hidden Refresh: Cuando está DISABLED, la memoria RAM se refresca en el modo IBM AT, usando ciclos de reloj del procesador para cada refresco. Cuando está ENABLED, la controladora de memoria busca el momento más oportuno para el refresco, independientemente de los ciclos del procesador, no afectando a la actividad del sistema ni a las prestaciones. ENABLED es más rápido y más eficiente, y permite al procesador mantener el estado de la memoria RAM incluso en modo de ahorro de energía.

Hot Key Power Off: Con el chipset SIS5597, se debe poner ENABLED cuando existe un botón diferenciado para el apagado del equipo y otro para ponerlo en modo ahorro.

I

IDE 32-bit Transfer Mode: La interfaz IDE de la controladora integrada de periféricos soporta transferencias de 32 bits. Seleccionar ENABLED sólo si los discos duros instalados soportan transferencias de 32 bits.

IDE Buffer for DOS & Win: Seleccionar ENABLED para aumentar la transferencia hacia y desde los dispositivos IDE, usando los buffers IDE para lectura anticipada y escritura retrasada. El uso de buffers puede hacer a los discos duros lentos aún más lentos. Si se tienen dudas, se deben hacer pruebas para comprobar el mejor valor.

IDE Burst Mode: Seleccionar ENABLED para reducir los tiempos de espera entre cada ciclo de lectura/escritura en el disco. Esto puede provocar problemas en ciertos equipos que no soportan tanta rapidez. Si se producen errores de lectura o escritura a disco, usar en DISABLED.

IDE Data Port Post Mode: Seleccionar ENABLED para acelerar los procesos de lectura y escritura a disco, aunque puede dar errores con equipos que no soporten el aumento de prestaciones. Si se producen errores de disco, usar en DISABLED.

IDE HDD Block Mode: También se llama block transfer, comandos múltiples y lectura/escritura de múltiples sectores. La mayoría de los discos nuevos lo soportan. Si el disco duro lo soporta, seleccionar ENABLED para una detección automática del número óptimo de lecturas/escrituras en bloque por cada sector que el disco duro soporta.

IDE Prefetch Mode: Las interfaces IDE integrados en la placa base soportan búsqueda adelantada (prefetching) para un acceso más rápido al disco duro. Si se instala una tarjeta controladora IDE primaria y/o secundaria, seleccionar DISABLED en caso de no soportar este modo. ENABLED mejora las prestaciones del equipo.

IDE Primary/ Secondary Master/Slave PIO: Los cuatro apartados para la entrada/salida programada de datos (PIO) permiten seleccionar el modo PIO (0-4) para cada uno de los cuatro dispositivos IDE. A mayor número, mayor velocidad. En modo AUTO, el sistema detecta automáticamente el mejor modo para cada dispositivo IDE.

IDE Primary/ Secondary Master/Slave UDMA: Ultra DMA (UDMA) es un protocolo de transferencia DMA (acceso directo a memoria) que permite transferencias de datos de hasta 33 MB/s en ráfagas. Seleccionando AUTO en los cuatro apartados, el sistema detecta automáticamente la tasa de transferencia óptima para cada dispositivo IDE.

IDE Second Channel Control: El chipset soporta dos canales IDE. Seleccionar ENABLED para habilitar el segundo canal IDE para conectar dispositivos, y seleccionar DISABLED para liberar la IRQ15 si no se tiene ningún dispositivo IDE instalado en el segundo canal, o si se instala en el equipo una tarjeta con una controladora secundaria.

Inactive Timer Select: Seleccionar el período de inactividad del sistema para que éste entre en modo inactivo. Siempre debe ser superior al tiempo para modo STANDBY.

InfraRed Duplex Type: Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo. FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. HALF-DUPLEX permite la transmisión en una dirección cada vez. Si no hay instalado un puerto de infrarrojos, seleccionar DISABLED.

Internal PCI/IDE: El chipset integra una interfaz IDE que soporta dos canales IDE, uno primario (IRQ14) y uno secundario (IRQ15). Cada canal IDE soporta dos dispositivos IDE conectados. Se debe seleccionar PRIMARY, SECONDARY o BOTH (los dos) dependiendo del número y la colocación de los dispositivos IDE instalados.

IR Duplex Mode / UART 1/2 Duplex Mode: Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo. FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. HALF-DUPLEX permite la transmisión en una dirección de cada vez. Si no hay instalado un puerto de infrarrojos, seleccionar DISABLED.

IRQ n Assigned to: Cuando se controlan manualmente los recursos, asignar cada IRQ (petición de interrupción) como uno de los siguientes tipos, dependiendo del dispositivo la use: a) Legacy ISA, dispositivos compatibles con la especificación de bus original PC AT, que requieren una interrupción específica; y b) PCI/ISA PnP, dispositivos compatibles con el estándar Plug and Play, tanto de arquitectura ISA como PCI.

IRQ8 Break Suspend: Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock / Reloj en tiempo real) para que no anule el modo SUSPEND de ahorro de energía.

IRQ8 Clock Event: Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock / Reloj en tiempo real) para que no anule el modo de ahorro de energía.

IRQn Detection: Cuando está ENABLED, cualquier actividad en la IRQ seleccionada anula el modo de ahorro de energía o pone a cero el temporizador de inactividad.

IRRX Mode Select: Este apartado sólo aparece cuando se selecciona para la UART2 (puerto COM2) el modo de infrarrojos (IrDA) modo 1.1. No debe modificarse en caso de venir seleccionado de fábrica. En caso de añadirse o cambiarse el dispositivo de infrarrojos, debe leerse la documentación del dispositivo.

ISA Bus Clock: Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad de reloj del procesador.

ISA Bus Clock Option / ISA Bus Clock Frequency: La velocidad de reloj del bus ISA es la velocidad a la cual el procesador se comunica con el bus AT (bus de expansión). La velocidad se mide como una fracción del PCICLKI (la señal de ciclo de reloj del bus PCI). Si un periférico tiene problemas de velocidad, se debe experimentar con un valor más bajo (de PCICLKI/3 a PCICLKI/4).

ISA Clock: Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad de reloj del procesador.

ISA I/O Recovery: El procesador y los buses PCI y VESA son mucho más rápidos que el bus ISA. ENABLED proporciona un tiempo adicional a los dispositivos de entrada/salida para responder al sistema. Si no, se pueden perder datos. DISABLED puede acelerar los procesos si todos los dispositivos ISA soportan FAST I/O (entrada/salida rápida de datos).

ISA Line Buffer: El puente PCI a ISA tiene un buffer en línea bidireccional para las lecturas y escrituras de memoria al bus PCI desde el bus ISA, o en el modo DMA. Cuando está ENABLED, el bus ISA o el modo DMA pueden adelantar una búsqueda de un ciclo de lectura en el buffer en línea.

J

Joystick Function: Seleccionar ENABLED si el equipo tiene conectado un joystick para juegos.

K

KBC input clock: El fabricante debe seleccionar la frecuencia correcta para el reloj controlador del teclado. No cambiar este valor.

Keyboard Controller Clock: Dependiendo de la controladora de teclado instalada, la velocidad puede fijarse en 7.16MHz o ser una fracción del PCICLKI (la señal del ciclo de reloj del bus PCI).

Keyboard Emulation: Cuando está ENABLED, se habilitan la puerta A20 y la emulación de reseteo por software para una controladora de teclado externa. Este campo debe coincidir con la opción seleccionada en GATE A20 OPTION (Fast=Enabled, Normal=Disabled).

Keyboard Resume: Cuando está ENABLED, la actividad del teclado hace despertar el equipo del modo ahorro.

L

L1 Caché Policy: WRITE-THROUGH hace que la memoria se actualice con datos de la caché cada vez que el procesador lleva a cabo un ciclo de escritura. WRITE-BACK hace que la memoria se actualice solamente cuando se solicitan a la memoria datos que están en la caché, y además mejora la eficacia del procesador y causa menos interrupciones, aumentando las prestaciones.

L1/L2 Caché Update Mode: WRITE-THROUGH (WT) es un poco más rápida que WRITE-BACK (WB).

L2 Caché Cachéable Size: Seleccionar 512 solamente si la memoria RAM del equipo es mayor de 64MB.

L2 Caché Write Policy: Además de los modos WRITE-BACK y WRITE-THROUGH, la caché de segundo nivel también puede ser ADAPTIVE WB1 y ADAPTIVE WB2. Ambos modos adaptivos de WRITE-BACK intentan reducir las desventajas de los dos últimos sistemas.

L2 (WB) Tag Bit Length: Con 7 bits se pone la memoria caché en modo WRITE-BACK. Con 8 bits se pone en modo WRITE-THROUGH.

L2 to PCI Read Buffer: El chipset mantiene su propio buffer interno para las escrituras de la caché externa al bus PCI. Cuando el buffer esta ENABLED, los ciclos de escritura de la caché externa al bus PCI son enviadas al buffer, de este modo cada dispositivo puede completar sus ciclos sin esperar por el otro.

LCD & CRT: Selecciona el dispositivo de video. LCD, pantalla de cristal líquido para portatil. CRT, monitor auxiliar. AUTO, la BIOS autodetecta el dispositivo en uso (permite cambiar entre dispositivos). LCD & CRT, muestra en ambos dispositivos

LDEV Detection: Cuando está ENABLED, cualquier actividad de la línea de señal LDEV anula el modo de ahorro de energía o pone a cero el temporizador de inactividad.

Linear Merge: Cuando está ENABLED, solamente las direcciones lineales consecutivas pueden ser fusionadas.

Local Memory 15-16M: Para aumentar las prestaciones, el sistema puede situar la memoria de un dispositivo más lento -normalmente conectado al bus ISA- en una memoria de bus local mucho más rápida. Esto se hace reservando memoria de bus local y transfiriendo el punto de comienzo de la memoria del dispositivo a la memoria de bus local. Por defecto está ENABLED.

LREQ Detection: Cuando está ENABLED, cualquier actividad en la línea de la señal LREQ anula el modo de ahorro de energía o pone a cero el temporizador de inactividad.

M

M1 Linear Burst Mode: Seleccionar ENABLED si el equipo tiene un procesador Cyrix M1.

MA Additional Wait State: Al seleccionar ENABLED se inserta un estado de espera adicional antes del comienzo de una lectura de memoria. Este apartado depende del diseño de la placa base. No cambiar el valor original a menos que se produzcan errores de direccionamiento de memoria (Memory Address Error).

Master Mode Byte Swap: Seleccionar ENABLED o DISABLED.

Master Retry Timer: Establece en cuántas señales del reloj PCI el procesador intenta un ciclo PCI antes de que el ciclo se dé por terminado.

Mem. Drive Str. (MA/RAS): (Memory Address Drive Strength) Este valor controla la fuerza de los buffers de salida de información de MA y BA1 (primer valor) y SRASx#, SCASx#, MWEx#, y CKEx (segundo valor).

Memory: No permite cambiar ningún valor. Sólo es para información. Base Memory 640 KB: Llamada memoria convencional y es usada por el sistema operativo y las aplicaciones convencionales. Extended Memory: Por encima del límite de 1MB. Other Memory: Entre 640 KB y 1 MB; llamada también High memory. El sistema operativo puede cargar programas residentes -como drivers de dispositivos-, en esta área para liberar la memoria convencional. Las líneas del Config.sys que empiezan con Loadhigh= se colocan en esta área de memoria.

Memory Hole at 15M Addr: Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. Si se reserva, no se puede utilizar como caché. Consultar el manual de los dispositivos por si la necesitan.

Memory Hole at 15M-16M: Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. Si se reserva, no se puede utilizar como caché. Consultar el manual de los dispositivos por si la necesitan.

Memory Parity Check: Seleccionar ENABLED si los chips de memoria RAM del equipo soportan paridad.

MODEM Use IRQ: Especifica la IRQ asignada al módem, si lo hay.

Monitor Event in Full On Mode: En ON MODE, el temporizador de ahorro de energía STANDBY empieza a contar si no se detecta actividad y ha transcurrido el periodo de tiempo especificado. Al habilitar (ENABLED) la monitorización de un dispositivo, la actividad de éste anula el modo de ahorro de energía. Al desabilitar (DISABLED) la monitorización de un dispositivo, la actividad de éste no anula el modo de ahorro de energía.

MPS Version Control for OS: La BIOS soporta las versiones 1.1 y 1.4 de las especificaciones del multiprocesador Intel. Hay que seleccionar la versión que soporta el sistema operativo instalado en el equipo.

MPU-401 Configuration: Seleccionar ENABLED para configurar la interfaz MPU-401.

MPU-401 I/O Base Address: Selecciona una dirección base de entrada/salida para el interfaz MPU-401.

O

Onboard Audio Chip: Seleccionar ENABLED para usar las capacidades de audio de la placa base.

Onboard FDC Controller: Seleccionar ENABLED si el sistema tiene una controladora de disquete en la tarjeta madre y quiere usarse. Si el equipo no tiene disquetera -o quiere usarse una disquetera externa- seleccionar DISABLED.

Onboard IDE Controller, On-Chip IDE Controller, On-Chip PCI IDE, PCI IDE Controller: El chipset tiene una interfaz IDE PCI que soporta dos canales IDE. Seleccionar PRIMARY para activar sólo el canal primario IDE si se instala una tarjeta controladora para el canal secundario. BOTH activa ambos canales del chipset. NONE desactiva la interfaz y por lo tanto ambos canales para instalar una tarjeta controladora IDE o PCI en una ranura de expansión.

Onboard IDE First/Second Channel, On-Chip IDE First/Second Channel: El chipset tiene integrada una interfaz IDE que soporta dos canales IDE. Seleccionar ENABLED para activar el primero y/o el segundo canal IDE. Seleccionar DISABLED para desactivar un canal, en caso de instalar una controladora IDE en una tarjeta de canal primario y/o secundario.

Onboard Parallel Port: Seleccionar una dirección lógica de memoria y una interrupción (IRQ) para el puerto paralelo (LPT).

Onboard PCI SCSI Chip: Seleccionar ENABLED si la placa base tiene una controladora SCSI integrada y va a utilizarse.

Onboard Serial Ports (1/2, A/B), Onboard UART 1/2: Seleccionar un nombre, una dirección de memoria y la IRQ correspondiente para el primer y el segundo puertos COM (puertos seriales).

Onboard UART 1/2 Mode: Selecciona el modo de operación de los puertos seriales (COM): Normal, Puerto serie RS-232C; IrDA SIR, Puerto serie de infrarrojos compatible IrDA; IrDA MIR, Puerto de infrarrojos 1 Mb/sec; IrDA FIR, Puerto de infrarrojos estándar rápido; Sharp IR, Transmisión de datos a 4-Mb/s. Los modos se aplican al puerto seleccionado.

On-Chip Local Bus IDE: El chipset tiene integrado una interfaz IDE avanzada de bus local con dos canales IDE. Ya que cada canal soporta dos dispositivos IDE (disco duro, CD-ROM, Backup, etc.), el sistema soporta un total de cuatro dispositivos IDE. Si el sistema tiene dispositivos IDE, se debe seleccionar la opción ENABLED. Si se instala una tarjeta controladora IDE, unos o ambos canales debe estar DISABLED.

OS Select for DRAM>64MB: Seleccionar OS2 solamente si el sistema operativo instalado en el ordenador es OS/2 –sistema operativo de IBM- y el equipo tiene más de 64 MB de memoria RAM.

P

Page Hit Control: Esta función se utiliza para comprobar la controladora.

Page Mode Read WS: Selecciona la combinación correcta de ciclos de reloj segun las especificaciones de la placa base y las especificaciones de la memoria RAM de tipo FPM (Fast Page Mode).

Parallel Port EPP Type: Seleccionar tipo 1.7 ó 1.9 para el puerto EPP, de acuerdo con el periférico conectado al puerto paralelo.

Parallel Port Mode: Selecciona un modo de funcionamiento para el puerto paralelo de la placa base. Se puede seleccionar SPP (Standard Parallel Port), ECP (Extended Capabilities Port), EPP (Enhanced Parallel Port), o ECP + EPP. El modo ECP requiere de un DMA (acceso directo a memoria).

Passive Release: Cuando está ENABLED, los accesos del procesador al bus PCI se pueden realizar durante el Passive Release. Si no, el arbitro sólo acepta otro acceso del bus PCI a memoria RAM. ENABLED mejora las prestaciones.

PCI 2.1 Compliance: Seleccionar ENABLED para soportar compatibilidad con la especificación

PCI 2.1 PCI Arbitration Mode: El método por el cual el bus PCI determina qué dispositivo gana el acceso al bus. Normalmente el acceso se da al que primero llega. Cuando se rota la prioridad, en el momento en que un dispositivo accede al bus se le asigna la menor prioridad y los demás dispositivos avanzan en la lista de prioridades.

PCI Burst Read/Write: Si está ENABLED, las transferencias de datos en el bus PCI -cuando es posible- hacen uso del protocolo de alta velocidad de ráfagas, mediante el cual se transfieren grandes cantidades de datos cada vez.

PCI burst Read/Write WS: Selecciona el número de ciclos de reloj aasignados para una lectura/escritura en ráfagas de un PCI master.

PCI Burst Write Combine: Cuando esta opción está ENABLED, el chipset envía largas ráfagas de datos desde los buffers.

PCI CLK: El fabricante de la placa base decide si el reloj PCI está sincronizado con el reloj del procesador, o es asíncrono.

PCI Delayed Transaction: El chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de transacciones. Seleccionar ENABLED para que esté de acuerdo con la versión 2.1 del bus PCI y mejore las prestaciones del equipo.

PCI Dynamic Bursting: Cuando está ENABLED cada transacción de escritura va al buffer de escritura y si los datos lo permiten se envían a ráfagas al bus PCI, acelerando el equipo al reducir el número de accesos al bus PCI y enviando más datos en cada paquete cada vez.

PCI Fast Back to Back Wr: Cuando está ENABLED, el bus PCI interpreta los ciclos de lectura del procesador como el protocolo PCI de ráfagas, de este modo los ciclos secuenciales de lectura de memoria del procesador Back-To-Back dirigidos al bus PCI se traducen a ciclos de lectura de memoria en ráfagas al bus PCI.

PCI IDE IRQ Map to: Este apartado permite seleccionar la IRQ para la controladora IDE, PCI o ISA. Si el equipo no tiene controladoras integradas en la tarjeta madre, debe seleccionarse la IRQ adecuada a la tarjeta instalada. Las IRQ estándar para los canales IDE son IRQ14 para el canal primario e IRQ15 para el canal secundario.

PCI IRQ Activated by: Dejar el activador de la IRQ en LEVEL, a menos que el dispositivo PCI asignado a la IRQ especifique interrupción activada por Edge.

PCI Master 0 WS Write: Cuando está ENABLED, las escrituras al bus PCI se ejecutan sin estados de espera.

PCI Mem Line Read: Cuando está ENABLED, los comandos PCI de línea de lectura de memoria buscan líneas completas de caché. Cuando está DISABLED, un comando PCI de línea de lectura de memoria da lecturas parciales en el bus del procesador.

PCI Mem Line Read Prefetch: Cuando está ENABLED, los comandos PCI de memoria buscan líneas completas de caché junto con la búsqueda adelantada de tres líneas adicionales de caché. La búsqueda por adelantado no cruza los límites de dirección de 4Kb. Cuando está DISABLED, no se realiza la búsqueda por adelantado. Este valor no tiene sentido si el valor Pci Mem Line Read está DISABLED. ENABLED mejora las prestaciones del equipo.

PCI Posted Write Buffer: Se puede habilitar o deshabilitar la habilidad del chipset para usar un buffer para las escrituras enviadas iniciadas en el bus PCI.

PCI Preempt Timer: Establece la duración en ciclos de reloj antes de que un comando PCI de por finalizado el anterior cuando hay una petición pendiente.

PCI Pre-Snoop: Pre-snooping es una técnica por la cual un comando PCI puede continuar enviando una ráfaga de datos hasta el límite de página de 4K, en vez de hasta un límite de línea de memoria.

PCI Read Burst WS: Selecciona el número de ciclos de reloj para una lectura en ráfaga. Ni muchos ni pocos, todo depende si trabajamos con bloques grandes de datos o múltiples datos de pequeño tamaño, respectivamente.

PCI Timeout: Cuando está DISABLED, los ciclos PCI se desconectan si el primer acceso a datos no se completa en 16 ciclos del reloj PCI. Cuando está ENABLED, los ciclos PCI permanecen conectados aunque no se complete el acceso de datos antes de 16 ciclos del reloj PCI.

PCI to DRAM Buffer: El sistema soporta escrituras almacenadas en buffer del bus PCI a la memoria RAM para aumentar la velocidad.

PCI to L2 Write Buffer: El chipset mantiene su propio buffer interno para las escrituras del bus PCI a la memoria caché externa. Cuando el buffer está ENABLED, los ciclos de escritura del bus PCI a la caché externa pasan al buffer, de modo que cada dispositivo puede completar sus ciclos sin esperar al siguiente.

PCI/VGA Palette Snoop: Dejar este parámetro DISABLED. Solamente ha de estar ENABLED si una tarjeta ISA instalada en el sistema lo requiere, para sincronizar la tarjeta descompresora MPEG con la tarjeta gráfica o si se usa un convertidor VGA/TV.

PCI-To-CPU Write Posting: Cuando este valor está ENABLED, las escrituras del bus PCI al procesador pasan por el buffer, de modo que el bus PCI puede continuar escribiendo mientras el procesador está ocupado con otro proceso. Cuando está DISABLED, las escrituras no pasan por el buffer y el bus PCI debe esperar hasta que el procesador esté libre antes de comenzar otro ciclo de escritura. ENABLED mejora las prestaciones del equipo.

PCI-To-DRAM Pipeline: Es un rasgo de optimización de la memoria RAM. Si está ENABLED, se habilita la escritura continua del bus PCI a memoria RAM. Los buffers del chipset almacenan los datos escritos del bus PCI a la memoria. Cuando está DISABLED, las escrituras del bus PCI a la memoria RAM se limitan a una sola transferencia por cada ciclo de escritura.

PCI Write Burst ENABLED: permite que varias escrituras sucesivas al bus PCI se hagan en modo ráfaga de una sola vez.

PCI Write Burst WS: Establece el número de ciclos de reloj que puede durar una escritura en ráfaga.

Peer Concurrency: Significa que más de un dispositivo PCI puede estar activo a la vez. ENABLED acelera la velocidad del bus PCI, aumentando las prestaciones del equipo.

Pipeline: Seleccionar ENABLED para habilitar la función de lectura y escritura continua de la caché, cuando la memoria caché de segundo nivel del sistema es de tipo contínuo síncrono (pipelined synchronous cache).

Pipeline Cache Timing: Para una caché secundaria de un solo banco, seleccionar FASTER. Si es de dos bancos, seleccionar FASTEST.

Pipelined Function: Cuando está ENABLED, la controladora pide al procesador una nueva dirección de memoria antes que todas las transferencias de datos de los ciclos actuales estén completados, dando lugar a un aumento de prestaciones.

PM Control by APM: Si se instala en el equipo el sistema avanzado de ahorro de energía (APM), se mejora el ahorro al seleccionar YES.

PM Events: Se puede desactivar la monitorización de algunos dispositivos y algunas IRQ para que no anulen el modo de ahorro de energía. El dispositivo desactivador por defecto es el uso del teclado. Cuando está ON (o se nombre el dispositivo, LPT o COM) la actividad de uno de los dispositivos de la lista anula el modo de ahorro de energía.

PM Mode: El ahorro de energía se configura como SMI Green mode, que es el modo requerido por el procesador.

PM wait for APM: Si se instala en el equipo el sistema avanzado de ahorro de energía (APM), seleccionar YES mejora el ahorro.

PnP BIOS Auto-Config: La BIOS puede configurar automáticamente los dispositivos compatibles con el estándar Plug and Play. Si se selecciona ENABLED, las IRQ disponibles desaparecen, porque la BIOS las asigna automáticamente.

PNP OS Installed: Seleccionar YES si el sistema operativo instalado es Plug and Play, como por ejemplo Windows 9x/Me/Xp..

Posted PCI Memory Writes: Cuando este parámentro está ENABLED, las escrituras del bus PCI a memoria son enviadas con retraso. Este es un retraso intermedio. Si se activa el buffer para la escritura con retraso del procesador y del bus PCI a memoria RAM, los datos se intercalan con los datos de escritura del procesador y son enviados una segunda vez antes de ser escritos a memoria.

Power Button Over Ride: Cuando está ENABLED al pulsar el botón de encendido más de cuatro segundos el equipo se apaga. Esto es especialmente útil cuando el equipo se ha quedado colgado.

Power Down Activities: Se puede desativar la monitorización de algunas IRQ para que no anulen el modo de ahorro de energía.

Power Down and Resume Events: Se puede desativar la monitorización de algunas IRQ para que no anulen el modo de ahorro de energía SUSPEND.

Power Management: Esta opción permite escoger el tipo o grado de ahorro de energía entre los modos Doze, Standby y Suspend. Esta tabla describe cada uno de los modos: Max Saving, Ahorro máximo (sólo para procesadores SL, portátiles); User Define, Establecer individualmente cada modo; Min Saving, Ahorro mínimo.

Primary & Secondary IDE INT#: Cada conexión de un periférico PCI es capaz de activar hasta 4 interrupciones: INT# A, INT# B, INT# C e INT# D. Por defecto, a la conexión PCI se le asigna INT# A. Asignar INT# B no tiene sentido a menos que el periférico necesite dos IRQ. Como la interfaz IDE de la placa base tiene 2 canales, requiere dos IRQ. Los campos de las IRQ IDE toman por defecto los valores apropiados, y el canal primario usa una IRQ menor que el canal secundario.

Primary Frame Buffer: Selecciona un tamaño para el buffer PCI. El tamaño no debería afectar a la memoria local.

PS/2 Mouse Function Control: Si el sistema tiene un puerto PS/2, pero se instala un ratón de puerto serie, seleccionar DISABLED para ahorrar una IRQ.

Q

Quick Frame Generation: Cuando este apartado está ENABLED y está actuando el puente de bus PCI-VL como PCI master, recibiendo datos del procesador, se habilita un buffer rápido de procesador a bus PCI. El uso del buffer permite al procesador completar una escritura aunque los datos no hayan sido transferidos totalmente al bus PCI. Esto reduce el número de ciclos necesarios y acelera el proceso de datos.

Quick Power On Self Test: ENABLED reduce el tiempo necesario para realizar el chequeo de arranque (POST). Esto omite ciertos pasos. Es preferible que esté DISABLED para detectar posibles problemas durante el arranque y no mientras se trabaja.

R

RAMW# Assertion Timing: RAMW es una señal que permite escrituras en memoria. El fabricante escoge NORMAL o FGASTAR de acuerdo con el tipo de memoria.

RAS Precharge Access End: Cuando está ENABLED, RAS# permanece fijado al final del control de acceso.

RAS Precharge Time / RAS Precharge Period: El tiempo de precarga es el número de ciclos que necesita RAS para acumular su carga antes del refresco de memoria RAM. Un menor valor acelera el equipo, pero si se establece tiempo insuficiente, el refresco puede ser incompleto y se pueden perder datos.

RAS Pulse Width / RAS Pulse Width Refresh: El fabricante del equipo debe establecer el número de ciclos de reloj del procesador asignados para el refresco del latido de RAS, de acuerdo con las especificaciones de la memoria RAM instalada.

RAS Timeout: Cuando está DISABLED, se genera un ciclo de refresco de memoria cada 15 microsegundos. Cuando está ENABLED, se generan ciclos de refresco extra.

RAS to CAS Delay Timing: Cuando se refresca la memoria RAM, las filas y las columnas lo hacen de modo separado. Este apartado permite determinar el tiempo de transición de RAS (Row Address Strobe - Filas) a CAS (Column Address Strobe - Columnas). Escoger el valor más bajo posible, pero si se producen errores frecuentes, ir aumentando el valor poco a poco.

RAS# Precharge Time: El tiempo de precarga es el número de ciclos que necesita RAS para acumular su carga antes del refresco de memoria RAM. Si se establece tiempo insuficiente, el refresco puede ser incompleto y se pueden perder datos.

RAS# to CAS# Address Delay: Este apartado permite insertar un ciclo de retraso desde el momento en que se asigna RAS# hasta que se asigna CAS#.

RAS# to CAS# Delay: Este apartado permite insertar un ciclo de retraso entre las señales STROBE de CAS y RAS cuando se escribe, lee o refresca la memoria RAM. DISABLED aumenta las prestaciones. ENABLED proporciona mayor estabilidad.

Read CAS# Pulse Width: El diseñador del equipo debe establecer el número de ciclos del procesador que necesita la señal CAS durante una operación de lectura de memoria.

Read-Around-Write: Característica de optimización de memoria. Si una lectura de memoria es dirigida a una localización cuya última escritura está en un buffer antes de ser escrita a memoria, la lectura se hace con el contenido del buffer, y no se envía a memoria RAM.

Reduce DRAM Leadoff Cycle: Con ENABLED se optimiza la velocidad de memoria RAM acortando el tiempo requerido antes de las operaciones de lectura o escritura de memoria. La memoria RAM instalada debe soportar un ciclo reducido.

Refresh Cycle Time (ns): Selecciona el el periodo de tiempo en nanosegundos para refrescar la memoria, de acuerdo con las especificaciones de la memoria instalada.

Refresh RAS# Assertion: Selecciona el número de ciclos de reloj que se asignan a RAS# para los ciclos de refresco. A menor número mejores prestaciones.

Reload Global Timer Events: Cuando está ENABLED, cualquier operación de los dispositivos listados reinicia el temporizador para el modo STANDBY.

Report No FDD For WIN 95: Al seleccionar YES se libera la IRQ6 cuando el equipo no tiene disquetera, o no se quiere utilizar. Además, debemos deshabilitar Onboard Fdc Controller en la sección de Integrated Pheripherals de la BIOS.

Reset Configuration Data: Normalmente este valor está DISABLED. Se selecciona ENABLED para reiniciar los datos de configuración al salir de la configuración de la BIOS, después de haber instalado un dispositivo o haber cambiado valores debido a un fallo en el encendido del equipo.

Resources Controlled By: La BIOS de tipo Plug and Play configura automáticamente los dispositivos que cumplen este estándar. Si se selecciona AUTO, desaparecen los campos de IRQ y DMA, porque la BIOS los asigna automáticamente.

Resume by Ring: Una llamada al módem anula el modo de ahorro de energía.

RTC Alarm resume: Permite establecer la fecha y la hora para que el equipo despierte del modo suspendido.

S

SDRAM Bank Interleave: Si el equipo tiene 16MB de RAM dejar DISABLED, o escoger 2-Bank o 4-Bank si tiene 64MB o más.

SDRAM (CAS Lat/RAS-to-CAS): Se puede escoger una combinación de latencia CAS y retardo RAS-to-CAS en ciclos de 2/2 y 3/3. El fabricante de la placa base debe establecer los valores dependiendo de la memoria RAM instalada. No cambiar los valores a menos que se cambie la memoria por una con distintas especificaciones o se instale otro procesador. En general, un valor menor aumenta las prestaciones.

SDRAM CAS Latency / SDRAM CAS Latency Time: Cuando se instala memoria RAM síncrona (SDRAM), el número de ciclos de reloj de la latencia CAS depende de la velocidad de la memoria RAM. En general, un valor menor aumenta las prestaciones.

SDRAM Cycle Length: Establece los tiempos de latencia de CAS.

SDRAM RAS Precharge Control: Si está ENABLED todos los ciclos de reloj refrescan todos los bancos de memoria.

SDRAM RAS Precharge Time: Si se establece tiempo insuficiente para que RAS acumule su carga antes del refresco de memoria RAM, el refresco puede ser incompleto y se pueden perder datos. FAST aumenta las prestaciones y SLOW proporciona mayor estabilidad. Este apartado sólo tiene valor cuando el sistema tiene instalada memoria SDRAM.

SDRAM RAS to CAS Delay: Esta opción permite insertar un ciclo de retraso entre las señales STROBE de CAS y RAS cuando se escribe, lee o refresca la memoria RAM. FAST aumenta las prestaciones y SLOW proporciona mayor estabilidad. Sólo tiene valor cuando el sistema tiene instalada memoria SDRAM.

SDRAM Speculative Read: El chipset puede especular sobre la dirección de lectura de memoria RAM, reduciendo así los tiempos de latencia de lectura. El procesador inicia una petición de lectura que contiene la dirección de memoria de los datos. La controladora de memoria recibe la petición. Cuando esta opción está ENABLED, la controladora inicia el comando de lectura un poco antes de haber acabado de descodificar la dirección de los datos.

SDRAM Wait State Control: Si es necesario, el fabricante inserta un estado de espera entre cada acceso de datos a memoria.

SDRAM WR Retire Rate: El fabricante selecciona el valor adecuado para las transferencias del buffer de escritura a memoria, de acuerdo con las características de esta.

Security Option: Se debe seleccionar si la clave (password) se pedirá cada vez que arranque el sistema (System) o solamente cuando se acceda a la configuración (Setup).

Serial Port 1/2 Interrupt: Seleccionar entre la IRQ por defecto -o ninguna- para los puertos serie COM 1/3 y COM 2/4.

Serial Port 1/2 Midi: Seleccionar ENABLED si se conecta un dispositivo MIDI a uno de los puertos.

Shadow: El Firmware es el software que reside en un chip con memoria de sólo lectura (ROM) que está en un dispositivo. La BIOS permite crear en la memoria RAM una copia del Firmware de la BIOS del sistema, la BIOS de video y algunas instrucciones de algunos periféricos como las controladoras SCSI. La opción SHADOWING copia el Firmware de la ROM a la memoria RAM del sistema, donde el procesador puede leerla a través del bus de memoria de 16 o 32 bits; si no, debe leerla a 8 bits. SHADOWING mejora las prestaciones, pero reduce la cantidad de memoria alta (640 KB a 1 MB) que se necesita para cargar los drivers de los componentes instalados en el sistema, y debe habilitarse en cada sección de memoria por separado. Muchos fabricantes eliminan esto valores de la BIOS. La BIOS de video se copia al área de memoria C0000-C7FFF. Las otras áreas pueden estar ocupadas por otros dispositivos. Si un periférico instalado contiene Firmware en ROM, hay que saber el rango exacto de memoria que ocupa para hacer SHADOWING con el area correcta de memoria RAM.

Shared VGA Memory Speed: Especifica la velocidad de memoria de la memoria RAM asignada como memoria de video.

Single ALE Enable: Seleccionar ENABLED para activar una señal única ALE en vez de múltiples señales durante un ciclo de conversión de bus.

Single Bit Error Report: Si se habilita ECC (código de corrección de errores), en caso de que la memoria instalada lo soporte, ENABLED indica al sistema que avise de los errores.

Sleep Clock: Seleccionar STOP CLOCK (parar el reloj) o SLOW CLOCK (reducir la velocidad del reloj) en modo de ahorro de energía.

Sleep Timer: Después del período seleccionado de inactividad, todos los dispositivos -excepto el disco duro y el procesador- se apagan.

Slot 1/2/3/4 Using INT#: Algunos dispositivos PCI usan interrupciones para indicar que necesitan usar el bus PCI. Otros -como las tarjetas gráficas- no necesitan una interrupción. Cada ranura PCI puede activar hasta 4 IRQ: por defecto, una ranura PCI usa INT# A; INT# B indica que se requieren dos IRQ; INT# C indica que necesita tres e INT# D indica que necesita cuatro. AUTO permite que la controladora PCI asigne automáticamente las interrupciones.

Slow Refresh Enable: Cuando el equipo tiene instalada memoria RAM de refresco lento, si este apartado está ENABLED la frecuencia de refresco se reduce a un cuarto de la velocidad por defecto.

Soft-Off by PWR-BTTN: Cuando está ENABLED, apagar el sistema con el botón ON/OFF pone al equipo en un modo de muy bajo consumo, volviendo inmediatamente a estar disponible al tocar el botón o al recibir una llamada por el módem.

Spread Spectrum Modulation: Cuando está ENABLED, la velocidad del bus del procesador se modula o varía dinámicamente para evitar interferencias de radio. Obviamente, este valor perjudica a las prestaciones.

SRAM Back-to-Back: ENABLED reduce el tiempo de latencia entre las transferencias de 32 bits, resultando en ráfagas de transferencia de 64 bits.

SRAM Read Timing: Estos números son el esquema de ciclos que usa el procesador para leer datos de la caché. El fabricante de la placa base debe escoger los valores de acuerdo con el tamaño y la velocidad de acceso de los módulos de memoria caché. A menor número, mejores prestaciones.

SRAM Type: La controladora admite caché síncrona y asíncrona. Escoger el tipo de acuerdo con la caché instalada en el equipo.

SRAM Write Timing: Si es necesario se puede insertar un estado de espera en el ciclo de escritura de la caché. El fabricante de la placa debe escoger el número de estados de espera adecuado. Si se producen errores de caché, añadir un estado de espera.

Standby Mode: Después del período de tiempo seleccionado, el disco duro y la tarjeta gráfica se apagan mientras que los otros dispositivos siguen funcionando.

Standby Speed (div by): Selecciona un divisor para reducir la velocidad real del procesador en modo Standby.

Standby Timer Select: Selecciona el periodo de tiempo tras el cual el sistema entra en modo Standby. Este período debe ser más largo que el establecido para el modo Doze.

Standby Timers: Después del período de inactividad seleccionado para cada dispositivo (video, disco duro, periféricos) el dispositivo entra en modo Standby.

Starting Point of Paging: Controla el tiempo de comienzo de las operaciones de paginación de memoria.

Suspend Mode: Después del período de inactividad seleccionado, todos los dispositivos -excepto el procesador- se apagan.

Suspend Mode Option: Selecciona el tipo de modo Suspend: POS (Power-on suspend), el procesador y el sistema base están encendidos en un modo de muy bajo consumo; STD, guarda el estado actual de pantalla a disco duro; STR, guarda el estado actual de pantalla a memoria RAM.

Sustained T3 Write: Si la memoria caché es de tipo Pipeline Burst, seleccionando ENABLED se permite una escritura sostenida durante tres ciclos de reloj con buses de 66MHz y 75MHz.

Swap Floppy Drive: Sólo es válido en equipos con dos disqueteras. ENABLED asigna a la unidad B la letra A, y viceversa.

Switch Function: Con el chipset SIS5597, selecciona la función que realiza el botón de encendido: DETURBO, reduce la velocidad del procesador; BREAK, el sistema entra en modo Suspend; BREAK/WAKE, el sistema entra en modo Suspend y para retornar hay que pulsar de nuevo el botón.

SYNC SRAM Support: Si se instala memoria caché síncrona, aquí podemos especificar si la caché es síncrona estándar (Standard) o de tipo continuo (Pipelined).

Synchronous AT Clock: La velocidad del reloj síncrono del bus AT es a la cual el procesador se comunica con el bus AT de expansión. La velocidad es una fracción de CLK, la velocidad del bus del procesador. Si un periférico tiene problemas de velocidad, probar a cambiar a una velocidad menor (de CLK/3 a CLK/4).

System BIOS cacheable: ENABLED permite copiar a memoria caché la ROM BIOS del sistema en la dirección F0000h-FFFFFh, aumentando así las prestaciones. Sin embargo, si un programa escribe en esta área se puede producir un error.

Final. La próxima semana seguiremos con el tema de Internet, alternado con el glosario.

T

Tag Compare Wait Status: El punto de muestra TAG puede estar en el primer ciclo T2 -con 0 estados de espera- o en el segundo ciclo T2 -con 1 estado de espera-; la operación TAG con 0 estados de espera requiere una memoria caché de 12 nanosegundos o más rápida.

Tag Option: Selecciona un CACHE TAG RAM de 7 bits con un bit DIRTY, o un TAG de 8 bits.

Tag RAM Size: El sistema usa TAG BITS para determinar el estado de los datos en la caché. El valor de este campo debe coincidir con las especificaciones de los chips de TAG RAM instalados.

Tag/Dirty implement: La controladora de caché soporta dos métodos para determinar el estado de datos en la caché. SEPARATE separa la señal TAG de la señal DIRTY. COMBINE mezcla las dos señales en una sola de 8 bits -si se selecciona 7 bits en la anterior- o de 9 bits -si se seleccionan 8 bits en la anterior-.

Throttle Duty Cycle: Cuando el sistema entra en modo DOZE, el reloj del procesador corre sólo parte del tiempo. Aquí se puede seleccionar el porcentaje de ese tiempo.

Time: El formato es de tipo 24 horas. Por ejemplo, 1 de la tarde es 13:00:00. Ir al campo deseado utilizando el cursor. Pulsar PgUp (RePag) o PgDn (AvPag) para cambiar el valor; o escribir el valor deseado.

Turbo Frequency: Permite forzar el bus del procesador (66 ó 100 MHz) entre un 2.5% y un 5%. No todas las placas lo soportan, pero hay que tener en cuenta que supone forzar el procesador. Si funciona, supone un incremento importante de prestaciones sin los típicos excesos de buses como 75, 83, 112 ó 133 MHz. Es como habilitar el bus de 100 MHz con un procesador con bus de 100 MHz.

Turbo Read Leadoff: ENABLED acorta los ciclos de comienzo y aumenta las prestaciones en equipos sin memoria caché, equipos con bus de 50 o 60 MHz o equipos con un sólo banco de memoria RAM de tipo EDO.

Turbo VGA (0 WS at A/B): Cuando está ENABLED el rango de memoria de A_0000 a B_0000 se utiliza para ciertos rasgos de aceleración. Estos rasgos no afectan a resoluciónes superiores a VGA, y –además- estos rangos son utilizados por juegos como DOOM.

Turn-Around Insertion: Cuando está ENABLED, el chipset inserta un ciclo de reloj extra al retorno de los ciclos de memoria Back-To-Back.

TxD, RxD Active: Consultar la documentación del periférico de infrarrojos para seleccionar el valor adecuado para las señales TxD y RxD.

Typematic Delay (Msec): Cuando el Typematic Rate Setting está ENABLED, se puede seleccionar el retraso en milisegundos hasta que una tecla pulsada empieza a repetir.

Typematic Rate (Chars/Sec): Cuando está ENABLED, se puede seleccionar el número de veces por segundo que se repite el carácter de una tecla pulsada.

Typematic Rate Setting: Cuando está DISABLED, los valores anteriores no se aplican y las teclas repiten con la frecuencia marcada por la controladora de teclado del sistema. Cuando está ENABLED, se puede seleccionar el retraso y la frecuencia de repetición.

U

UART 2 Mode / UR2 Mode: Selecciona el modo de operación del segundo puerto en serie (COM). Normal; Puerto serie RS-232C. IrDA SIR: Puerto serie de infrarrojos compatible IrDA. IrDA MIR: Puerto de infrarrojos 1 MB/sec. IrDA FIR: Puerto de infrarrojos estándar rápido. Sharp IR:Transmisión de datos a 4-Mb/s.

USB Controller/USB Keyboard Support: Seleccionar ENABLED si el equipo tiene una controladora de Puerto Serie Universal (USB) y existen dispositivos USB y hay un teclado USB instalado, respectivamente.

USB Latency Time (PCI CLK): Seleccionar la cantidad mínima de tiempo, en ciclos del reloj PCI, que la controladora USB puede ocupar el bus PCI. Un valor menor mejora las prestaciones del equipo.

Used Mem base addr: Selecciona la dirección base para el área de memoria usada por cualquier periférico que requiera memoria alta (de 640 KB a 1 MB).

Used Mem Length: Selecciona la longitud del área de memoria especificada en el apartado anterior. Este valor no aparece si no se especifica una dirección base.

USWC Write Post: Cuando la caché de la memoria de video se configura para el modo USWC, seleccionar ENABLED para una caché en modo Write-Back.

V

VGA Active Monitor: Cuando está ENABLED, cualquier actividad de video reinicia el temporizador para el modo Standby.

VGA Frame Buffer: Cuando está ENABLED, se implementa un buffer fijo de video entre A000h y BFFFh y también se implementa un buffer de escritura de procesador al bus PCI.

VGA Performance Mode: Si está ENABLED, el rango de memoria VGA de A_0000 a B_0000 usa una serie especial de rasgos de aceleración. Estos rasgos no tienen valor en modos de video más allá del estándar VGA, modos típicos de Windows, OS/2, Unix, etc. Esta área de memoria es muy utilizada por juegos como Doom.

VGA Shared Memory Size: Especifica el tamaño de la memoria del sistema que se asigna a memoria de video, de 512 KB a 4 MB.

Video: Selecciona el tipo del subsistema primario de video del ordenador. La BIOS suele detectar automáticamente el tipo correcto. EGA/VGA (Enhanced Graphics Adapter/Video Graphics Array): para adaptadores de monitor EGA, VGA, SEGA, SVGA o PGA. CGA 40: adaptadora gráfica en color, en modo de 40 columnas. CGA 80: adaptadora gráfica en color, en modo de 80 columnas. MONO: adaptador monocromo, incluyendo los de alta resolución.

Video BIOS Cacheable: Si se selecciona ENABLED se permite copiar en caché la BIOS ROM de video en la dirección C0000h a C7FFFh, aumentando así las prestaciones gráficas. Pero si un programa escribe en esta área se pueden producir errores.

Video Buffer Cacheable: Cuando está ENABLED, la BIOS de video -en la dirección C0000h a C7FFFh- se copia a la caché.

Video Detection: Cuando está ENABLED, cualquier actividad de video anula el modo de ahorro de energía o pone a cero el temporizador de inactividad.

Video Memory Cache Mode: Seleccionar modo UC (no copiar a cache) o modo USWC (no copiar a caché, combinar escritura especulativa). USWC puede mejorar las prestaciones cuando se accede al buffer de memoria de video.

Video Off Alter: Selecciona el modo en que se apaga el monitor al pasar de ahorro medio a ahorro máximo de energía.

Video Off Method: Determina la manera en que se apaga el monitor: V/H SYNC+Blank, el sistema apaga los puertos de sincronización vertical y horizontal y no escribe datos al buffer de video; DPMS Support, seleccionar esta opción si el monitor soporta el estándar Display Power Management Signaling (DPMS) VESA y se debe utilizar el software suministrado para el sistema de video para seleccionar los valores adecuados; Blank Screen, el sistema no escribe datos.

Video Off Option: Selecciona los modos de ahorro de energía cuando se apaga el monitor: Always On, el monitor permanece encendido; Suspend --> Off, el monitor queda en blanco en el modo Suspend; Susp, Stby --> Off, el monitor queda en blanco en el modo Suspend y Standby; All Modes --> Off, el monitor queda en blanco en todos los modos de ahorro de energía.

Video RAM Cacheable: Seleccionar ENABLED para permitir que se copie a caché la Bios Rom de video en la dirección C0000h a C7FFFh, aumentando así las prestaciones gráficas. Pero, si un programa escribe a esta área de memoria se producirá un error de memoria.

Virus Warning: Cuando está ENABLED, se recibe un mensaje de aviso si un programa (especialmente un virus) intenta reescribir el sector de arranque o la tabla de partición del disco duro. Entonces debe ejecutarse un programa antivirus. Muchos programas de diagnóstico que acceden al sector de arranque pueden activar este mensaje, y en tal caso conviene desactivar el aviso.

W

Wake Up Event in Inactive Mode: Habilita las interrupciones IRQ deseadas para despertar el sistema de un estado de ahorro reducido de energía.

Wake Up Events: Se puede activar o desactivar la monitorización de cada IRQ para que despierte o no el sistema de un modo de ahorro de energía Doze o Standby. Por ejemplo, si se tienen un módem en la IRQ3, puede utilizarse esa IRQ como desactivador del modo de ahorro para que el sistema reciba el mensaje.El dispositivo desactivador por defecto es el teclado.

Watch Dog Timer: Programa una señal acústica o un reset cuando el programa que se monitoriza no responde de manera adecuada.

WAVE2 DMA Select: Selecciona un canal DMA para el dispositivo Wave2.

WAVE2 IRQ Select: Selecciona una interrupción IRQ para el dispositivo Wave2.

WDT Active Time: Selecciona el periodo de control de Watch Dog.

WDT Configuration Port: Selecciona el puerto I/O de Watch Dog.

WDT Time Out Active For: Selecciona la respuesta de Watch Dog.

Word Merge: Este apartado controla el rasgo de unión de datos para los ciclos del buffer. Cuando está ENABLED, la controladora comprueba las ocho señales de habilitación del procesador para determinar si los datos leidos del bus PCI por el procesador pueden ser unidos.

Write CAS# Pulse Width: El diseñador del equipo debe establecer el número de ciclos del procesador que la señal CAS permanece asignada durante una operación de lectura de memoria RAM.

Z

ZZ Active in Suspend: Cuando está ENABLED, la señal ZZ está activa durante el modo Suspend.

Esta es una serie publicada desde octubre de 2001 por el periódico El Universal de Cartagena de Indias, en la edición de Montería [Córdoba] de los días sábados.

© Carlos Crismatt Mouthon